不想错过我的推送，右上角-查看公众号-设为星标
今天继续为大家解析诺瓦科技数字IC设计岗的选择题部分。
回看：第一期；
6、reg [255:0] mem [7:0]正确的赋值是 （ ）
A mem = 0;
B mem[10] = 8’d1;
C mem[5] == 3’d0;
D mem[5][3:0] = 4’d1;
解析：本题主要考察了对二维存储器的赋值
7、线性反馈移位寄存器（LSFR）可以用来产生随机数，一个4bit LSFR的多项式F(x) = x^4+x+1，初始值全为1，以下描述正确的是 （ ）
A该LFSR能够产生的不重复序列最长为16位
C该LFSR包含4个寄存器
D寄存器的状态可以出现全零
解析：本题目主要考察了线性反馈移位寄存器（LSFR）相关的知识
首先介绍下什么是线性反馈移位寄存器。线性反馈移位寄存器（inear Feedback Shift Register, LFSR）是指：给定前一状态的输出，将该输出的线性函数再用作输入的移位寄存器。异或运算是最常见的单比特线性函数，对寄存器的某些位进行异或操作后作为输入，再对寄存器中的各比特进行整体移位。移位寄存器是产生信号和序列的常用单元，它分为线性和非线性两大类，通常由动态或静态主从型触发器构成。反馈回路由异或门构成，其特性通常由一个特征多项式表达。这种电路的特点是结构简单，它的上限移位速度取决于移位单元的延迟时间和二输入异或门的延迟时间，因此能获得较高的速度 。在这种结构的移位单元中，主从两极锁存器在两相不交叠时钟的控制下，使数据在时钟上升沿被采样，并一直保持到下一个时钟上升沿。电路中四个移位单元都是由动态主从边沿型触发器构成的，每次移位的操作都需要数据串行依次经过两级锁存器。赋给寄存器的初始值叫做“种子”，因为线性反馈移位寄存器的运算是确定性的，所以由寄存器所生成的数据流完全决定于寄存器当时或者之前的状态。而且由于寄存器的状态是有限的，它最终肯定会是一个重复的循环。然而通过本原多项式，线性反馈移位寄存器可以生成看起来是随机的且循环周期非常长的序列。移位寄存器结构简单，运行速度快，实用的密钥流产生器大多基于移位寄存器，移位寄存器理论也成了现代流密码体制的基础。线性反馈移位寄存器的应用包括生成伪随机序列PRBS，伪随机噪声序列，快速数字计数器，还有扰频器。线性反馈移位寄存器在硬件和软件方面的应用都非常得普遍。循环冗余校验中用于快速校验传输错误的数学原理，就与线性反馈移位寄存器密切相关。
再回归到本题目中，4个寄存器的输出序列随时钟节拍依次为：1111 -> 0111 -> 1011 -> 0101 -> 1010 -> 1101 -> 0110 -> 0011 -> 1001 -> 0100-> 0010 -> 0001 ->1000 -> 1100 -> 1110 ->1111，没有全0的序列，故D选项错误。输出的序列为：111101011001000，故B选项错误。然后来看一下选项输出序列为15位，所以能够产生的不重复序列最长为15位，故A选项错误。
8、下面关于FIFO的描述正确的是 （ ）
A FIFO的空信号在写时钟域产生，满信号在读时钟域产生
B FIFO是先进先出的存储器
C FIFO的读写必须属于同一时钟域
D外部不可以直接操作FIFO的读写地址
解析：本题主要考察了FIFO相关的内容
FIFO主要有两种，分别为：同步FIFO和异步FIFO，异步FIFO的读写时钟可以是不同时钟域的，所以异步FIFO能做跨时钟域的处理，C选项错误。FIFO由RAM构成，是一种先进先出的数据缓存器，与普通RAM存储器的区别是：没有外部读写地址线，只能顺序写入数据，顺序读出数据，其数据地址内部写指针自动加1。所以D选项正确。选项B也正确。
9、综合不包括下面哪一个过程（ ）
A MappingB Translation
C RoutingD Logic Optimization
解析：本题主要考察了综合的具体过程
可以看到综合主要包括三个阶段：转换(Translation)、映射(Mapping)与优化(Optimization)。综合工具首先将HDL的描述转换成一个与工艺独立(Technology-Independent)的RTL级网表（网表中RTL模块通过连线互联），然后根据具体指定的工艺库，将RTL级网表映射到工艺库上，成为一个门级网表，最后再根据设计者施加的诸如延时、面积方面的约束条件，对门级网表进行优化。
C选项Routing是布线，和Placement布局都属于数字后端需要做的工作，不属于综合的过程，所以答案选C。
10、对于单bit信号跨时钟域的异步处理，通常采用打两拍的方式，如下图所示，单bit信号signal_a的异步处理电路结构中，哪个位置（黑色圆圈所示）可以有组合逻辑（ ）
A CB D
C AD B
解析：本题目主要考察了对异步信号处理的规范
END
大华FPGA岗位
大疆FPGA逻辑岗
华为硬件逻辑岗
紫光展锐IC岗
泰凌微数字电路设计岗
硬件岗位解析