本文由半导体产业纵横（ID：ICVIEWS）综合
120x120mm的大芯片，有12个HBM4E堆栈。
您是否认为AMD的 Instinct MI300X和英伟达B200是面积很大的GPU？再想一想：台积电正在开发其基板芯片（CoWoS）封装技术的一个版本，该技术将使系统级封装（SiP）大两倍以上，该公司在其北美技术研讨会上宣布。这些将使用120x120mm的巨型封装，并将消耗数千瓦的电力。
最新版本的CoWoS允许台积电构建是常规光掩模尺寸（858mm2）大约3.3倍的硅中介层。因此，逻辑电路、8个HBM3/HBM3E 内存堆栈、I/O和其它小芯片最多可以占用 2831mm2 的面积。AMD 的 Instinct MI300X 和英伟达的B200使用这项技术，尽管英伟达的B200处理器比 AMD 的 MI300X 大。
下一代CoWoS_L将于 2026 年投入生产，将能够实现约 5.5 倍的十字线尺寸的转接板（这可能不如去年宣布的 6 倍十字线尺寸那么令人印象深刻）。这意味着 4719 mm2 将可用于逻辑、多达 12 个 HBM 内存堆栈和其他小芯片。这样的SiP还需要更大的基板，根据台积电的幻灯片，我们正在寻找100x100mm。因此，此类处理器将无法使用 OAM 模块。
台积电不会止步于此，到2027年，它将拥有CoWoS技术的一个新版本，该技术将使转接层的尺寸达到8倍或更多，这将使小芯片的空间达到6864平方毫米。台积电设想的设计之一依赖于四个堆叠式系统级集成芯片 （SoIC），与 12 个 HBM4 内存堆栈和额外的 I/O 芯片配对。这样一个巨人肯定会消耗大量的电力——我们在这里谈论的是数千瓦，需要非常复杂的冷却技术。台积电还希望此类解决方案使用120x120mm的基板。
有趣的是，今年早些时候，Broadcom 展示了一款定制的 AI 处理器，具有两个逻辑芯片和 12 个 HBM 内存堆栈。我们没有这个规格，但它看起来比 AMD 的 Instinct MI300X和英伟达的B200大，不过，它没有台积电2027年计划的那么大。
CoWoS结构及技术分类介绍
CoWoS（Chip On Wafer On Substrate）是台积电的一种 2.5D 先进封装技 术，由 CoW 和 oS 组合而来：
先将芯片通过 Chip on Wafer（CoW）的封装制程连 接至硅晶圆，再把 CoW 芯片与基板（Substrate）连接，整合成 CoWoS。核心是将 不同的芯片堆叠在同一片硅中介层实现多颗芯片互联。在硅中介层中，台积电使 用微凸块（μBmps）、硅通孔（TSV）等技术，代替了传统引线键合用于裸片间连 接，大大提高了互联密度以及数据传输带宽。CoWoS 技术能够提高系统性能、降 低功耗、缩小封装尺寸，也为台积电在后续的封装技术保持领先奠定了基础。
根据采用的不同的中介层，台积电把 CoWoS 封装技术分为三种类型——CoWoS-S、CoWoS-R以及 CoWoS-L。
CoWoS-S（Silicon Interposer）即 2011 年首次亮相的用硅（Si）衬底作为 中 介 层 的 先 进 封 装 技 术 （ chip-on-wafer-on-substrate with silicon interposer），提供广泛的中介层尺寸、HBM 立方体数量和封装尺寸，可以实现大 于 2X 的光罩尺寸（1,700mm2），中介层集成了领先的 SoC 芯片和四个以上的 HBM2/HBM2E 立方体。在过去，“CoWoS”一般即指以硅基板作为中介层的先进封装 技术。
CoWoS-S 从 2011 年的第一代升级到 2021 年的第五代，第六代技术有望于 2023 年推出，将会在基板上封装 2 颗运算核心，同时可以板载多达 12 颗 HBM 缓 存芯片。第五代 CoWoS-S 技术使用了全新的 TSV 解决方案，更厚的铜连接线，晶 体管数量是第 3 代的 20 倍。它的硅中介层扩大到 2500mm2，相当于 3 倍光罩面 积，拥有 8 个 HBM2E 堆栈的空间，容量高达 128 GB。并且，台积电以 Metal Tim 形式提供最新高性能处理器散热解决方案，与第一代 Gel TIM 相比，封装热阻降 低至 0.15 倍。
CoWoS-R（RDL Interposer）是使用有机基板/重新布线层（RDL）替代了硅 （Si）作为中介层的先进封装技术。CoWoS-R 采用 InFO 技术使用 RDL 作为中介 层并为 chiplets 之间的互连提供服务，特别是在 HBM（高带宽存储器）和 SoC 异 构集成中。RDL 中介层由聚合物和铜走线组成，机械灵活性相对较高，这种灵活 性增强了 C4 接头的完整性，并允许新封装可以扩大其尺寸以满足更复杂的功能 需求。
CoWoS-L是使用小芯 片（chiplet）和 RDL 作为中介层（硅桥）的先进封装技术，结合了 CoWoS-S 和 InFO 技术的优点，具有灵活的集成性。CoWoS-L 使用内插器与 LSI（本地硅互连） 芯片进行芯片间互连，以及用于电源和信号传输的 RDL 层，从 1.5 倍 reticle interposer 尺寸和 1 倍 SoC+4 倍 HBM 立方体开始，并将向前扩展，将包络扩大 到更大的尺寸，以集成更多芯片。
CoWoS-L 服务的主要功能包括：第一，LSI 芯片，用于通过多层亚微米铜线实现高布线密度晶粒互连。LSI 芯片 可以在每个产品中具有多种连接架构（例如 SoC 到 SoC、SoC 到 chiplet、SoC 到 HBM 等），也可以重复用于多个产品。相应的金属类型、层数和间距与 CoWoS-S 的 产品一致。第二，基于成型的中介层，正面和背面具有宽间距的 RDL 层，TIV（通过中介层 通孔）用于信号和功率传输，可在高速传输中提供低高频信号损失。第三，能够在 SoC 芯片下方集成其他元件，例如独立的 IPD（集成无源器件）， 以支持其与更好的 PI/SI 的信号通信。
*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。